基于FPGA的图像预处理单元的硬件实现
DOI:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

基金项目:

湖南省科技计划(2009GK3082)


Hardware Implementation of PPU Based on FPGA
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 增强出版
  • |
  • 文章评论
    摘要:

    为了实现图像的实时处理,常采用现场可编程门阵列FPGA对采集到的图像数据进行预处理。以对Micron MT9V112传感器的Bayer图像数据处理为例,首先就Bayer 数据坏点修正、Bayer转RGB888及RGB888降噪进行了介绍,然后应用Verilog HDL语言设计出相应的硬件模块,最后结合MATLAB对硬件模块处理后的数据做了相应的测试。仿真结果表明,硬件模块对640x480数据的处理满足系统实时性要求。

    Abstract:

    During the procedure of real–time image processing, FPGA is often utilized to preprocess the collected digital image. This project looks at how to process the Bayerdata, which comes from Micron MT9V112-1/6-Inch SOC VGA CMOS DIGITAL IMAGE SENSOR. The study first introduces the bad pixel correction of Bayerdata, the procedures of converting an image from the Bayer format, to an RGB888 format and RGB888 images denoising methods. The paper then examines the data from an image preprocessing module based on Verilog HDL via Matlab. The discovery demonstrates that this module can successfully process 640x480 pixels with desirable real-time results.

    参考文献
    相似文献
    引证文献
引用本文

朱喜,王玲,郑善贤,郭湘勇.基于FPGA的图像预处理单元的硬件实现.计算机系统应用,2010,19(10):68-70

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:2010-01-17
  • 最后修改日期:2010-03-20
  • 录用日期:
  • 在线发布日期:
  • 出版日期:
您是第位访问者
版权所有:中国科学院软件研究所 京ICP备05046678号-3
地址:北京海淀区中关村南四街4号 中科院软件园区 7号楼305房间,邮政编码:100190
电话:010-62661041 传真: Email:csa (a) iscas.ac.cn
技术支持:北京勤云科技发展有限公司

京公网安备 11040202500063号