基于FPGA的串行A/D转换模块设计
DOI:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

基金项目:


Design of Serial A/D Converter Module Based on FPGA
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 增强出版
  • |
  • 文章评论
    摘要:

    使用了基于FPGA的Xilinx公司Spartan-3E系列的XC3S250ETQG144处理器, 对A/D转换芯片TLC549进行驱动采样和后续实际电压值读取. 采用Verilog语言, 整个模块设计在ISE的环境下进行, 设计时减少复杂逻辑, 精简模块设计, 实现高速A/D转换和时序控制, 该设计可移植性强, 利用ISE进行编译、综合、仿真, 为后续A/D转换的工作提供了实验依据. 实验表明设计可靠性高, 可以满足A/D转换的高精度、实时性、抗干扰等方面的要求.

    Abstract:

    It uses the Xilinx Company Spartan-3E series of XC3S250ETQG144 processor based on FPGA to A/D conversion chip TLC549 driven sampling and later actual voltage value of reading. By use of Verilog language, the whole module design is under the environment of ISE with less complex logic, compact modular design,high speed A/D conversion and sequential control. The portability is strong. And then, we use ISE compile, synthesize and simulation,for the follow-up A/D conversion work provises experimental basis. Experimental results show that the design reliability is high, which can satisfy the A/D conversion of high precision, real-time, anti-jamming requirements.

    参考文献
    相似文献
    引证文献
引用本文

詹光明,王琪.基于FPGA的串行A/D转换模块设计.计算机系统应用,2013,22(4):195-198

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:2012-09-02
  • 最后修改日期:2012-09-26
  • 录用日期:
  • 在线发布日期:
  • 出版日期:
您是第位访问者
版权所有:中国科学院软件研究所 京ICP备05046678号-3
地址:北京海淀区中关村南四街4号 中科院软件园区 7号楼305房间,邮政编码:100190
电话:010-62661041 传真: Email:csa (a) iscas.ac.cn
技术支持:北京勤云科技发展有限公司

京公网安备 11040202500063号